![Cadence Concept-HDL&Allegro原理图与电路板设计](https://wfqqreader-1252317822.image.myqcloud.com/cover/863/653863/b_653863.jpg)
4.4 DATA设计的创建
1.DATA原理图的创建
(1)在项目管理器窗口,单击Design Entry,DATA设计的页面被打开。
(2)选择File→Save命令,然后再选择Text→Update Sheet Variables命令。
(3)放大右下角区域,在标题栏显示设计和设计者的名称,如图4-4-1所示。
(4)Page选框显示“1 OF 1”。
(5)选择View→Zoom Fit命令。
(6)除非特别指定,一般从classlib库添加元件。要从每个元件列表中选择打包模式,选择ACT574、RES、CAP(极性)、GND。
注意
RES元件有水平和垂直两种放置方式;极性CAP有四种放置方式。添加这些元件时,单击鼠标右键选择合适的放置方式。
2.添加DAAMP模块
(1)在Component Browser对话框中,选择daamp_module_lib库并在Cells下选择daamp,单击Add按钮,如图4-4-2所示。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0052-01.jpg?sign=1739159161-FsTvw0PTYo0A8T2Axw4o82NqVbq4INHV-0-9faac5b69ae569e232140a4593a01091)
图4-4-1 标题栏
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0052-02.jpg?sign=1739159161-tm9aWvvRdGtEc832rtQ1sN2SCmDW5Q3j-0-ea3ff8e7bf07fe3660ca3e80e3a68e3f)
图4-4-2 设置Component Browser对话框
(2)参考附录B中的原理图,添加两个daamp元件。
(3)参考附录B中的原理图,添加导线。确保总线VD<7..0>和电阻连接。
(4)标记所有网络除了连接ACT574元件的总线。参考附录B中的原理图,配置总线编号。
3.总线分支的命名
(1)放大ACT574元件,选择Wire→Bus Name命令。
(2)在Bus Name区域输入VD,如图4-4-3所示。
(3)MSB区域设置为7,单击OK按钮。
(4)双击定义一列和总线VD<7..0>相连的支线,鼠标从最底端的导线开始画,如图4-4-4所示。导线被自动命名,如图4-4-5所示。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0053-01.jpg?sign=1739159161-iVcAgG06Q7pX8B4tCFBB5VLkPFVaGb6a-0-c6457215bec0f9fb4179e6f8db69d536)
图4-4-3 Bus Name对话框
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0053-02.jpg?sign=1739159161-DuVhvFKxElUQaFULjMN94aNYzvKDjyZh-0-41b6f1a49991a413d7bd45c2832dcbb6)
图4-4-4 鼠标从最底端的导线开始画
注意
用这种方法同样可以给导线命名。从连通性的角度看,这些信号的名称是可选的。要确保支线的名称和总线的名称不重复。如果重复,总线可以优先使用这个名称。
(5)用Wire→Bus Name命令标记该页其他导线的名称,如图4-4-6所示。保存设计。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0053-03.jpg?sign=1739159161-PGnea3acyzQRL2EcEbJU0mo7KKN5dTmJ-0-252f15815041174bacb51ef25e36eced)
图4-4-5 导线自动命名
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0053-04.jpg?sign=1739159161-dsH0RKpj5ZcL0RNNwOz7wfV7EESHHLrV-0-33b7d355e2cd790bcb5c0218f2091c6f)
图4-4-6 菜单栏
4.为DATA原理图添加端口
(1)从standard库添加4个inport和2个outport信号源,如图4-4-7所示。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0053-05.jpg?sign=1739159161-1ODVlLPCFzql6JKMXFIvPI3jcPjDAMZE-0-0b3f481b6e448c5ac9b32c178c39e4e4)
图4-4-7 添加inport信号源
(2)保存设计。
5.创建DATA模块
(1)选择Tools→Generate View命令制作模块,如图4-4-8所示。
(2)选择File→Open命令打开DATA方框图,如图4-4-9所示。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0054-01.jpg?sign=1739159161-AAmjQwaEnsKQ895Wd3dCcK8RVhmi8pIX-0-5ba01a5b7b56eb033bebca41c2b0c14c)
图4-4-8 菜单栏
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0054-02.jpg?sign=1739159161-e1JafE2BLiWPart6b8CTkc2PiNegFICV-0-b7ad7578ba16d9d79b46e8e40da84a76)
图4-4-9 打开DATA
(3)移动引脚以便和图4-4-9匹配。保存方框图并退出DE HDL。